如果说有一项技艺的彭胀成果不太好的话，那便是 DRAM。形成这种情况的原因有许多：最热切的一个是 DRAM 单位的推行绸缪和制造关系。特意从事半导体电路绸缪的 Lam Research 发表了一篇论文，简述了已往 DRAM 居品的开采历程。
本文援用地址：http://www.eepw.com.cn/article/202309/450573.htm要而论之，3D DRAM 的使用在已往大约是可能的。据该公司称，咱们约莫需要 5-8 年的时期才能绸缪出可制造的 3D DRAM 器件，2D DRAM 缩放收尾与 3D DRAM 缩放初始之间可能存在三年的差距。
Lam Research 使用其私有的 SEMulator3D 软件共享了可能的 3D DRAM 绸缪。咱们看到一些与缩放和层堆叠挑战、电容器和晶体管尺寸削弱、细胞间连合和过孔阵列（其他 3D 绸缪中使用的互连）干系的贬责决策。临了，该公司列出了已矣其拟议绸缪的工艺条件。
2D DRAM 架构的垂直视图（左），即现时 DRAM 架构中使用的相易绸缪。3D DRAM 示例，其中通过将芯片堆叠在统统来增多密度（右）。
由于 DRAM 单位的绸缪形势，不成能将 2D DRAM 组件横向摈弃并将它们堆叠在统统。这是因为 DRAM 单位具有高纵横比（它们的高度大于厚度）。将它们侧向歪斜需要超出咱们现时的横向蚀刻（和填充）才能。
然则，当尝试贬责绸缪贬抑时，不错证明需要进行一些改变和调度。这提及来浅显，但践诺起来却至极勤勉。现时的 DRAM 电路绸缪本体上需要三个组件：位线（注入电流的导电结构）；晶体管，接受位线的电流输出，并行动栅极来礼貌电流是否流入电路（并充满电路）；流经位线和晶体管的电流最终以位（0 或 1）的体式存储在电容器中。
Lam Research 使用了多种芯片绸缪「手段」来已矣职责架构。最初，他们将位线移至晶体管的另一侧。由于位线不再被电容器包围，这意味着更多的晶体管不错连合到位线自身，从而增多芯片密度。
Lam Research 的最终 DRAM 单位绸缪允许更多的晶体管通过相易的位线馈入，增多内存密度，同期「扁平化」绸缪，使其更适应 3D 缩放。
该绸缪电路的公司还行使了多种顶端晶体料理造技艺，以最大礼貌地提高面积密度。其中包括英特尔正在谈论下一代栅极技艺的全环栅极 (GAA) 叉板绸缪。借助 Lam Research 冷漠的新 DRAM 架构，单位绸缪的各层不错相互重迭堆叠，就像 SSD 中的 NAND 相通。
邻接除了 3D DRAM 的新架构绸缪以外，互连技艺也至关热切。Lam Research 推出了几种新格式，包括将栅极包裹在硅晶体管周围（全栅极）以及连合各层的水平 MIM（金属-绝缘体-金属）电容器阵列，以促进电流在中央位线堆栈上的移动。28 层 3D 绸缪的要津构成部分如下：
围绕栅极统统侧面的纳米层硅晶体管堆栈
两行晶体管之间的位线层堆叠
24 条垂直字线（DRAM 单位）
位线层和晶体管之间的多个桥连合；晶体管和电容器
一组卧式 MIM（金属-绝缘-金属）电容器
泄漏过孔序列的垂直结构特写。
不错像 NAND 相通开采在朝上公司的勇猛下，NAND 尺寸现已普及至 236 层。此外，三星磋磨在 2024 年头始坐褥 300 层 NAND 存储器。3D DRAM 绸缪还莫得初始，它还处于起步阶段。在 Lam Research 商榷的绸缪中，忖度第一代可能仅由 28 个堆叠层构成。然则，有东谈主暗示，如果这个问题得到贬责，通过架构改良和附加层，DRAM 密度不错已矣要紧飞跃。正如咱们在其他制造技艺中看到的那样，不错使用通孔阵列（复旧 TSMC TSV 的互连技艺）将各个层连合在统统。
至于不良部分，当今还莫得坐褥建设能够可靠地坐褥所需的元件。该公司强调，如今 DRAM 绸缪还很不训诲，改良和从头绸缪器具和历程是遍及需求。因此，任何事情皆还不算太晚，不错在不久的将来取舍设施赢得必要的器具。
3D X-DRAM 技艺也有不同的公司关怀这个问题。总部位于圣何塞的 NEO Semiconductor 本年详备先容了其 3D X-DRAM 技艺。这项 DRAM 专利技艺的开采是为了「贬责 DRAM 的容量瓶颈问题，并取代统统 2D DRAM 商场」。
证明该公司的阶梯图，在 DRAM 中践诺访佛 3D NAND 的 DRAM 单位阵列将使到 2030 年能够坐褥 1Tb 存储器。收获于 1 Tb（1 太比特）集成电路，单个 RAM 不错提供 2 TB 等大容量。如果使用 32 个独处芯片，4 TB 也可能已矣。
大多量玩家仍然使用 8 GB 或 16 GB 内存。直露说，3D X-DRAM 主如果用于做事器。当使用 32 个 32GB 芯片和现时 DDR4 内存技艺时，每个 DIMM 不错为做事器提供高达 128GB 的容量。DDR5 DIMM 当今最高可达 64 GB。然则，更高容量的存储器行将出现。
NEO Semiconductor 受 3D NAND 技艺（用于 SSD）的启发，开采了 3D X-DRAM 技艺。USP 继承了堪称「寰宇上第一个类 3D NAND DRAM 单位阵列」的贬责决策来增多容量。
新的 DRAM 内存芯片将继承访佛 3D NAND 的 DRAM 单位阵列。该公司宣称，这一变化「简化了工艺门径，提供了高速、高密度、低资本和高效劳的贬责决策。」